你的电脑内存每一秒都在“失忆”，然后被强行唤起、重新记一遍——这个循环每64毫秒上演一次，从未停歇。Ben Eater 的《How computer memory works》就是把这个藏在每一台计算机里的秘密，用最朴素的电路图讲透的“神课”：一个晶体管加一颗电容，如何成为现代文明的记忆载体。这条视频没有炫技动画，却常年被视为“计算机如何工作”类内容的标杆。本文按视频叙事顺序逐层拆解，补上它没讲的理论源头与暗面（Rowhammer、冷启动攻击、HBM），并对简化表述做批判性审查——没看过视频，你能完整吸收；看过视频，你会多懂一层。
说明：本文撰写时未能实时抓取频道页面，播放量、发布日期等数据均为量级描述（据频道页面），精确数字请以 YouTube 频道页面为准。
| 项目 | 内容 |
|---|---|
| 视频标题 | How computer memory works（计算机内存是如何工作的） |
| 频道 | Ben Eater（以“在面包板上造计算机”系列闻名的工程科普频道） |
| 发布时间 | 2019 年（据频道页面，长青内容，至今仍被课程与社区反复引用） |
| 播放量 | 数百万量级（据频道页面，未经实时核验） |
| 频道体量 | 订阅者百万量级（据频道页面） |
| 定位 | 计算机底层原理科普，与作者“面包板造 6502 计算机”系列互为呼应 |
Ben Eater 是 YouTube 工程科普圈里一个特别的存在：别人用 3D 动画，他用面包板、杜邦线、示波器和他手写的电路图。他的招牌是把一台完整的 6502/8088 计算机一块芯片一块芯片地焊出来，让“计算机如何工作”从抽象概念变成你眼前一排排跳动的引脚。这条内存神课延续了他的风格——不满足于“内存就是临时存储”这种一句话带过的说法，而是追问到底：电荷是怎么被“记住”的？
整条视频可以概括为一句话：内存的“健忘”不是缺陷，而是一场用“持续重写”换“海量廉价”的交易。围绕这句话，叙事分五步展开。
视频开场先摆出人人都知道却很少深究的现象：内存是“易失性”的，断电即忘；硬盘是“非易失”的，断电不忘。为什么？如果内存只是“临时的硬盘”，那它到底临时在哪？视频把问题推到物理层面——所谓“记住一个 bit”，本质是让某种物理状态（电压、电荷、磁向）稳定地保持下来。接下来的全部内容，都是回答“用什么物理状态、代价是什么”。
最直觉的方案是逻辑门自己闭环：把两个反相器首尾相接，输出回灌输入，形成“双稳态”电路——0 会自我维持，1 也会自我维持，想改写就必须施加外力。这个带反馈的锁存结构逐步演化为标准的 SRAM（静态随机存取存储器）单元：6 个晶体管存一个 bit。只要不断电，它就稳如磐石，速度也极快。但代价同样明显：6 个晶体管意味着面积大、成本高、密度做不上去。视频在这里埋下取舍的种子——稳和省，你只能选一头。
视频的重头戏来了：DRAM（动态随机存取存储器）单元只用了1 个晶体管 + 1 颗微型电容。电容充了电，就是 1；放空电，就是 0。晶体管是控制电荷进出的闸门。一比六的晶体管数，加上更简单的工艺层数，让 DRAM 在单位面积上的密度远远甩开 SRAM——这就是为什么主存用 DRAM、GB 级容量才能卖到普通消费者买得起的价格。
但天下没有免费的午餐：这颗电容小到只有几十飞法（fF，千万亿分之一法拉）量级，充电之后电荷会持续泄漏。存进去的 1，几百毫秒后就会自己“淡忘”成 0。
对付漏电的办法简单粗暴：趁它忘光之前，读出来，再写回去。这就是“刷新”（refresh）。按照 JEDEC 行业规范，DRAM 的全部存储单元必须每 64 毫秒完整刷新一轮（高温下窗口还会减半）。以典型芯片上万行的规模计算，内存控制器几乎每隔几微秒就要发出一条刷新指令——你的内存每隔不到 0.1 秒就把所有记忆重新默写一遍，开机到关机，一次都没有停过。这也正是“动态”二字的含义：DRAM 的记忆不是“保存”出来的，而是“重写”出来的。
视频还点破了另一个更隐蔽的坑：DRAM 的读出是破坏性的。读一个单元，电容上的电荷会与位线分享、被搅乱，必须由灵敏放大器（sense amplifier）根据微弱的电压差判断是 0 还是 1，然后立刻把值重新写回。换句话说，在 DRAM 里你从来不能“只是看看”——每一次读取，本身就是一次重写。
最后视频把单元排成行×列的网格：行地址、列地址配合译码器定位每一个 bit；访问某一行时，整行会被激活、搬进灵敏放大器阵列暂存，之后再读这一行的其他列就极快。这个结构直接解释了一个程序员天天遇到却未必知其所以然的现象：顺序访问快、随机访问慢。视频在此收束主题：我们用“必须不断重写的脆弱单元”，堆出了 GB 级、廉价、可靠的主存——整个数字世界，就站在这颗会漏电的电容上。
这条看似朴素的视频，背后每一步都踩在真实的技术史上。
1. 一管一电容：Robert Dennard 的专利（1966）。DRAM 单元的发明人是 IBM 沃森研究中心的 Robert Dennard，1966 年构想、1968 年获得美国专利（US 3,387,286）。更有意思的是，同一位 Dennard 在 1974 年发表了另一篇影响更深远的论文，提出“登纳德缩放定律”（Dennard Scaling）：晶体管尺寸缩小时功率密度保持不变。这条定律在 2005 年前后走到尽头，直接催生了“频率上不去、只能堆核心”的多核时代——可以说，现代处理器的形态有一半写在他的两篇成果里。
2. 从磁芯到 Intel 1103。在 DRAM 之前，主流内存是磁芯存储器（core memory）：用小磁环的磁化方向存 bit，断电不丢，但昂贵、庞大、要手工穿线。今天程序员说的 "core dump"（内存转储），词源正是磁芯的 core——一次程序崩溃叫 “把磁芯内容倒出来看看”。1970 年 Intel 推出 1103，第一颗大规模商用的 DRAM 芯片（1Kbit），几年内终结了磁芯时代，也让“内存”从此默认指半导体存储。
3. 灵敏放大器与破坏性读出。视频中“读出即重写”的机制，在工程文献里的标准参考是 Keeth 与 Baker 合著的《DRAM Circuit Design: A Tutorial》。电荷分享、位线预充电、灵敏放大器放大微小电压差，这套流程是所有现代 DRAM 的心脏，视频的表述与教科书完全一致。
4. 刷新的规范出处：JEDEC。64 毫秒刷新窗口来自 JEDEC（固态技术协会）的 DRAM 标准体系：以 DDR4 为例，8192 个存储行须在 64ms 内各刷新一次（85°C 以上减半为 32ms），折算下来平均每约 7.8 微秒一条刷新操作。这些数字不是玄学，写进了每根内存条遵循的规范。
5. 内存层级与“内存墙”。视频讲的 SRAM/DRAM 取舍，往上延伸就是经典“存储金字塔”：寄存器—L1/L2/L3 缓存（SRAM）—主存（DRAM）—SSD/HDD，访问延迟从约 1 纳秒一路恶化到毫秒级。Wulf 与 McKee 1995 年的论文《Hitting the Memory Wall》正式提出了“内存墙”警告：CPU 变快的速度长期快于内存延迟的改善速度——这也是 Hennessy 与 Patterson 那本体系结构圣经反复强调的主线。
6. 视频没讲，但你必须知道：Rowhammer。2014 年，CMU 与 Intel、Google 的研究者（Yoongu Kim 等）在 ISCA 发表论文，发现一个惊人的漏洞：反复快速读写某一行 DRAM，能让物理相邻的行发生 bit 翻转——哪怕你从未写它们。2015 年 Google Project Zero 把它做成了真实的攻击（可从浏览器沙箱逃逸）；2020 年 VUSec 团队的 TRRespass 进一步绕开了厂商的“目标行刷新”缓解措施。DRAM 用电荷存 bit 的物理脆弱性，第一次从工程取舍变成了安全噩梦。DDR5 已加入片上 ECC 等防线，但这场攻防至今没有终局。
证据充分的部分：1T1C 结构、刷新机制、破坏性读出、行列寻址、SRAM 与 DRAM 的取舍逻辑，全部与 JEDEC 规范、体系结构教科书及《DRAM Circuit Design》一致，可交叉验证。Ben Eater 的科普以严谨著称，手绘电路与实物演示几乎没有硬伤，这在科普频道里是稀缺品质。
需要打折扣或补充的部分：
第一，“断电瞬间就忘”是简化说法。2008 年普林斯顿大学的冷启动攻击研究（Halderman 等《Lest We Remember》）证明：在低温条件下，DRAM 的数据残留可以从毫秒级延长到数分钟——断电后把内存条冻一冻，内容仍可被读走。这直接催生了全盘加密的防冷启动加固。“易失”是工程意义上的，不是物理学意义上的瞬间归零。
第二，“6 个晶体管 vs 1 个晶体管”只是故事的起点。DRAM 的“1 管”背后藏着大量隐性成本：更复杂的电容工艺（深沟槽或堆叠电容、高介电常数材料）、专用刷新电路、内存控制器里的刷新调度。两者的真实差距是“单位比特成本”与“系统复杂度”的总体账，不能只数晶体管。
第三，64ms 是规范窗口，不是物理常数。它取决于电容容量、灵敏放大器灵敏度与功耗预算的设计平衡，各代产品并不相同；移动设备还有部分刷新、自刷新等省电机制。把它理解成“行业约定的安全边界”比“存储器的自然规律”更准确。
第四，视频成片早于 AI 时代的内存变局。放到 2026 年看，DRAM 已经不只是电脑里那根内存条：HBM（高带宽内存）把 DRAM 裸片用 TSV 硅穿孔垂直堆叠，直接骑在 GPU 旁边喂算力，JEDEC 自 2013 年起陆续发布 HBM 标准；而据多家行业媒体报道，2025 年以来 AI 数据中心对 HBM 与常规 DRAM 产能的争夺，已把内存价格推入上行周期。理解了“DRAM 本质是电容重写机”，你才能真正看懂今天“显存即国力”的新闻。
第五，视频聚焦“怎么记住”，没讲“为什么慢”。主存访问约 100 纳秒、L1 缓存约 1 纳秒，百倍差距的“内存墙”才是程序员每天撞的那堵墙。原视频不涉及是合理取舍，但读者应自觉补上这一层。
1. 程序员：访问顺序就是性能。 行激活后整行数据躺在灵敏放大器里，同一行内的后续访问几乎免费——这就是“顺序快、随机慢”的物理根源。实践上：大数组顺序遍历、图像按行处理，避免大步长跳跃；对性能敏感的代码用 perf、valgrind --tool=cachegrind 实测缓存行为。想深挖，读 Ulrich Drepper 的长文《What Every Programmer Should Know About Memory》——它免费公开，堪称这个话题的“官方续集”。
2. 采购与运维：容量优先，关键场景上 ECC。 大规模实测研究（如 Google 团队 2009 年发表的《DRAM Errors in the Wild》）显示，真实数据中心的内存错误率远高于直觉——这正是服务器标配 ECC 内存的理由。个人装机：容量对实际体验的影响通常大于频率与时序的边际收益；而凡是数据值钱的工作站、家庭 NAS、科研计算，ECC 值得溢价。2025 年以来的内存涨价周期里（据行业媒体报道），“什么时候买”也成了技术决策的一部分。
3. 认知层：脆弱的单元，可靠的大厦。 这条视频最深的馈赠是一个工程哲学：整个数字文明建立在“每 64 毫秒必须重写一次”的易碎记忆之上，而它跑出了天文数字级的可靠性。可靠从来不是元件的属性，而是系统的属性——冗余、刷新、纠错、规范，层层包裹住每一颗会漏电的电容。下次再看“内存涨价”“HBM 争夺”“Rowhammer 漏洞”这类新闻，你会发现它们是同一个故事的不同章节：人类在为一颗电容的记性买单。
flowchart TD
A["开题之问<br>断电即忘的内存<br>凭什么可靠?"] --> B["路线一: SRAM<br>6管触发器 稳而贵"]
A --> C["路线二: DRAM<br>1管1电容 廉而漏"]
B --> D["岗位: CPU缓存<br>L1/L2/L3"]
C --> E["漏电困境<br>几十飞法 电荷持续逃逸"]
E --> F["解法: 刷新<br>64ms一轮永续重写"]
E --> G["破坏性读出<br>灵敏放大器判读写回"]
F --> H["JEDEC规范<br>8192行 约每7.8微秒一条"]
C --> I["阵列组织<br>行x列 行缓冲暂存"]
I --> J["性能含义<br>顺序快 随机慢"]
I --> K["暗面: Rowhammer<br>敲相邻行 翻转bit"]
C --> L["新形态: HBM<br>TSV堆叠 喂饱AI算力"]
D --> M["结论<br>脆弱单元叠出可靠系统"]
H --> M
J --> M
K --> M
L --> M
本文由「51学通信」技术团队出品。51学通信由通信行业18年老兵爱卫生（微信ID: gprshome201101）维护，聚焦5G/6G核心网、3GPP标准解读、通信前沿技术深度分析。 出版作品有《5G核心网原理与实践》《IMS原理与实践》等4本通信专业书籍。知识星球「51学通信」提供深度技术答疑和行业洞察。
[!tip] 51学通信知识星球 星主：爱卫生（微信：gprshome201101）——公众号「51学通信」创办者，19 年通信行业运维与讲师经验，著有《GPRS网络信令实例详解》《EPC原理与实践》《5G核心网原理与实践》三本纸质书（各大电商平台有售）。 星球定位：深耕 5G 核心网、IMS、NFV/AI、云原生等 ICT 领域，主打运维岗位与信令分析。 当前规模：5200 篇主题 / 990 个回答，198 元/年。 加入福利：加入星球后请加爱卫生微信，拉您进知识星球年度陪伴与答疑群——不限量回复您的各种问题，另有群内分享。 AI 加持：51学通信知识星球已作为 skill 接入 WorkBuddy，使用 deepseek-4-flash 在海量星球帖子中精准找贴、找视频、找 FAQ 和案例，做总结、找文档和 PPT 等场景全覆盖。